Razi University

چكيده در اين كار، طراحي يك مدار آنالوگ مبتني بر ممريستور براي پياده سازي قانون يادگيري (STDP (Plasticity Dependent-Timing-Spike ارائه شده است. در اين ساختار، ممريستور به عنوان عنصر سيناپسي با وزن قابلتنظيم به كار ميرود و تغيير مقاومت آن تابع اختالف زماني بين اسپايكهاي نورون پيش سيناپسي و پسسيناپسي است. بر اساس قانون STDP ،اگر اسپايك پيشسيناپسي قبل از اسپايك پسسيناپسي رخ دهد، فرآيند تقويت بلندمدت )LTP ) اتفاق افتاده و مقاومت ممريستور افزايش مييابد؛ در مقابل، اگر اسپايك پس سيناپسي زودتر رخ دهد، تضعيف بلندمدت )LTD ) ايجاد شده و مقاومت كاهش مييابد. اين رفتار با رابطه نمايي وابسته به اختالف زمان ?t مدلسازي ميشود.براي تحقق اين مكانيزم در حوزه آنالوگ، از مدارهاي RC به منظور توليد پاسخهاي نمايي زماني و شكلدهي پنجره يادگيري استفاده شده است. ولتاژهاي حاصل از مسيرهاي پيش و پس سيناپسي بهگونهاي بر دو سر ممريستور اعمال ميشوند كه پالريته و دامنه ولتاژ مؤثر، نوع و ميزان تغيير وزن را تعيين كند. مدل رفتاري ممريستور نيز با استفاده از معادالت وابسته به حالت داخلي شبيهسازي شده و امكان پيادهسازي در محيط HSPICE فراهم گرديده است. نتايج تحليلي و شبيهسازي نشان مي دهد كه مدار پيشنهادي قادر است منحني استاندارد STDP با ناحيههاي LTP و LTD نمايي را بازتوليد كند. اين ساختار به دليل سادگي، مقياسپذيري، توان مصرفي پايين و سازگاري با فناوري CMOS ،گزينهاي مناسب براي پيادهسازي شبكههاي عصبي نورومورفيك سختافزاري و سامانههاي يادگيري تطبيقي محسوب ميشود.